Other

Senior Design Verification Engineer Capgemini Polska

Brak informacji o wynagrodzeniu 🙁

Perl/Tcl/Python VM/OVM Verilog Processor Verification PCIe/CXL USB,DDR, Serial protocols AHB/AXI UVC

Dodano: 29 dni temu (5.09.2024, 12:22:56)
Ostatnio widziana: 58 minut temu
Aktywna przez: 29 dni

Doświadczenie: Senior
Rodzaj umowy: Inna
Tryb pracy: Praca hybrydowa
Lokalizacja: Gdańsk
Źródło: justjoin.it

#43199  0