Brak informacji o wynagrodzeniu 🙁

VHDL FPGA ASIC ModelSim Verilog

Dodano: 4 dni temu (13.10.2024, 21:23:00)
Ostatnio widziana: 55 minut temu
Aktywna przez: 4 dni

Doświadczenie: Senior
Rodzaj umowy: Inna
Tryb pracy: Praca hybrydowa
Lokalizacja: Kraków
Źródło: bulldogjob.pl

#56515  1