Brak informacji o wynagrodzeniu 🙁

Verilog VHDL Vivado MGT DDR

Dodano: 21 dni temu (31.01.2025, 12:51:35)
Ostatnio widziana: 26 minut temu
Aktywna przez: 21 dni

Doświadczenie: Mid
Rodzaj umowy: UOP
Tryb pracy: Praca w biurze
Lokalizacja: Warszawa
Źródło: justjoin.it

#95259  0