Testing
Design Verification Engineer @SK HYNIX MEMORY SOLUTIONS POLAND
Brak informacji o wynagrodzeniu 🙁
Design Verification SystemVerilog RTL Design
Dodano: 15 dni temu (6.02.2025, 20:01:24)
Ostatnio widziana: 22 minuty temu
Aktywna przez: 15 dni
Doświadczenie: Mid
Rodzaj umowy: UOP
Tryb pracy: Praca hybrydowa
Lokalizacja: Gdańsk, Gdynia
Źródło: justjoin.it
#97811 2