Hardware Verification Engineer @Arteris Poland
10 000 - 15 000,00 zł
RTL Design Verilog VHDL C++ Shell Python
Dodano: 21 dni temu (14.08.2025, 13:38:40)
Ostatnio widziana: godzinę temu
Aktywna przez: 21 dni
Doświadczenie: Senior
Rodzaj umowy: UOP
Tryb pracy: Praca hybrydowa
Lokalizacja: Kraków
Źródło: justjoin.it
#184290 0