FPGA Design Engineer @Sii Sp. z o.o.
Brak informacji o wynagrodzeniu 馃檨
Verilog SystemVerilog SoC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP Design Compiler SpyGlass CDC/DFT Fusion Compiler Python TCL Linux firmware
Dodano: wczoraj (26.08.2025, 16:08:18)
Wygasa: za 28 dni (25.09.2025, 23:59:59)
Do艣wiadczenie: Senior
Rodzaj umowy: UOP, B2B
Tryb pracy: Praca zdalna, Praca hybrydowa, Praca w biurze
Lokalizacja: Bia艂ystok, Szczecin, Wroc艂aw, Katowice, Pozna艅, Toru艅, Rzesz贸w, Bydgoszcz, Warszawa, 艁贸d藕, Lublin, Krak贸w, Pi艂a, Gda艅sk
殴r贸d艂o:
theprotocol.it
#189233 2