Other

ASIC Design Engineer / SoC Designer @Antmicro

Brak informacji o wynagrodzeniu 馃檨

RTL ASIC development digital logic design Chisel C Python SystemVerilog Bash Verilog VHDL

Dodano: wczoraj (2.09.2025, 13:19:11)
Ostatnio widziana: 5 godzin temu
Aktywna przez: 1 dzie艅

Do艣wiadczenie: Mid
Rodzaj umowy: UOP
Tryb pracy: Praca w biurze
Lokalizacja: Pozna艅, Wroc艂aw, Gda艅sk, Goteborg
殴r贸d艂o: justjoin.it

#192854  0