ASIC / SoC Design Internship @Antmicro
Brak informacji o wynagrodzeniu 馃檨
C digital logic design Verilog ASIC development SystemVerilog Linux VHDL C++
Dodano: miesi膮c temu (3.09.2025, 14:03:53)
Aktywna przez: 43 dni
Do艣wiadczenie: Junior
Rodzaj umowy: Umowa zlecenia / o dzie艂o
Tryb pracy: Praca w biurze
Lokalizacja: Pozna艅, Wroc艂aw, Gda艅sk, Goteborg
殴r贸d艂o: justjoin.it
#193457 7