Digital design/FPGA Engineer @Antmicro
Brak informacji o wynagrodzeniu 馃檨
I2C Chisel Verilog SystemVerilog FPGA UART C++ Bash Linux C
Dodano: 16 godzin temu (26.09.2025, 15:00:09)
Ostatnio widziana: 40 minut temu
Aktywna przez: 15 godzin
Do艣wiadczenie: Mid
Rodzaj umowy: UOP
Tryb pracy: Praca w biurze
Lokalizacja: Wroc艂aw, Pozna艅, Gda艅sk, Goteborg
殴r贸d艂o: justjoin.it
#204853 2