Brak informacji o wynagrodzeniu 🙁

Verilog SystemVerilog Java C++ Python VHDL SystemC

Dodano: 2 miesiące temu (2.12.2025, 13:57:11)
Ostatnio widziana: godzinę temu
Aktywna przez: 82 dni

Doświadczenie: Mid
Rodzaj umowy: B2B, UOP
Tryb pracy: Praca hybrydowa
Lokalizacja: Kraków
Źródło: justjoin.it

#242025 87