ASIC/FPGA Verification Engineer @LOGICBC sp. z o.o.
Brak informacji o wynagrodzeniu 馃檨
Object Oriented Programming SystemVerilog UVM Linux
Dodano: 22 godziny temu (25.03.2026, 16:25:20)
Wygasa: za 29 dni (24.04.2026, 23:59:59)
Do艣wiadczenie: Junior
Benefity: Karnet sportowy, Elastyczne godziny pracy, Eventy firmowe
Rodzaj umowy: UOP, Umowa zlecenia / o dzie艂o
Tryb pracy: Praca hybrydowa
Lokalizacja: Gliwice, Krak贸w
殴r贸d艂o:
theprotocol.it
#318742 1