FPGA Design Engineer

Brak informacji o wynagrodzeniu

NieokreśloneZdalnie·WarszawaFull-time

#477281·Dodano 5 dni temu·2

Źródło: Ideamotive

Aplikuj teraz

Tech Stack / Keywords

FPGAASICRTLVHDLVerilogSystemVerilogRISC-VPCIeEthernetAXI

Podsumowanie oferty

Projektowanie i implementacja RTL dla algorytmów kryptograficznych odpornych na ataki kwantowe oraz procesorów kryptograficznych. Zakres obejmuje projektowanie układów FPGA i ASIC, definiowanie mikroarchitektury oraz integrację z IP podmiotów trzecich, np. RISC-V.

Wymagania

Wykształcenie wyższe (licencjat/inżynier lub magister) z elektrotechniki, inżynierii komputerowej lub pokrewnej dziedziny.
Minimum 5 lat (Mid) lub 8+ lat (Senior) praktycznego doświadczenia w projektowaniu i rozwoju FPGA.
Biegła znajomość co najmniej jednego z języków: VHDL, Verilog lub SystemVerilog do projektowania RTL.
Znajomość procesu projektowania ASIC.
Doświadczenie w analizie czasowej (timing analysis), syntezie i przepływach wdrożeniowych (implementation workflows).
Doświadczenie z szybkimi interfejsami i protokołami, takimi jak PCIe, Ethernet, AXI.
Wiedza z zakresu integracji systemowej, w tym procesorów wbudowanych.
Obywatelstwo kraju Unii Europejskiej.
Zdolność do samodzielnej pracy oraz silne umiejętności współpracy w zespole interdyscyplinarnym.
Silne umiejętności analityczne i rozwiązywania problemów.

Mile widziane:

Wiedza z dziedziny kryptografii.
Doświadczenie w zakresie ataków kanałami bocznymi (side-channel attacks) i zabezpieczeń przed nimi.
Doświadczenie z technologiami i wymaganiami kosmicznymi.
Poświadczenie bezpieczeństwa UE/NATO (security clearance).

Obowiązki

Rozwijanie i implementowanie RTL na poziomie bloków i podsystemów dla algorytmów kryptograficznych odpornych na ataki kwantowe oraz procesorów kryptograficznych.
Definiowanie mikroarchitektury, przeprowadzanie symulacji i syntezy projektów cyfrowych.
Modelowanie architektury najwyższego poziomu (top-level) oraz integracja z IP podmiotów trzecich (np. RISC-V).
Dostrajanienie mechanizmów przeciwdziałania atakom kanałami bocznymi (side-channel attacks).
Przygotowywanie danych wejściowych do środowiska weryfikacji dla układów FPGA i ASIC.
Udział w certyfikacji oraz tworzeniu dokumentacji technicznej.
Współpraca z zespołem backendu ASIC.

Inne informacje

Wymagane obywatelstwo kraju Unii Europejskiej.
Proces rekrutacji obejmuje rozmowę wstępną, rozmowę techniczną i decyzję.

Ideamotive

255 aktywnych ofert

Zobacz wszystkie oferty

Aplikuj teraz